Verilogシミュレータの実行時間比較

計測の目的

ModelSim-Altera Starter Edition(以下ModelSim-ASE)は、デザインがある規模を超えるとシミュレーション速度が低下します(ビジネスモデル的に)。その場合、シミュレーション開始時に次のようなワーニングが表示されます。

では実際にどのくらい遅くなるのかということを、GPL Cverとの比較で計測してみました。

計測を行ったシステム

OS ubuntu 14.04LTE 64bit
プロセッサ Intel Core i5
メモリ 8GB

計測対象のテストベンチと計測方法

2種類のテストベンチ(テスト1とテスト2)について、シミューション時間を計測しました。

テスト1は比較的大規模のデザインで、ModelSim-ASEの推奨デザイン規模を超えているもの、テスト2は推奨デザイン規模を超えていないものです。

シミューション時間の計測は、/usr/bin/timeで行いました。(ModelSim-ASEはvsimの実行時間のみを計測。)

テスト1のテストベンチ詳細

fill

テスト1のシミュレーション結果画像

デザインの概要 リアルタイム3Dレンダリングシステム
シミュレーションの内容 小さなグーロシェーディングの三角形2つをレンダリング
推奨デザイン規模 超えている
その他 テストベンチでの浮動小数点入力にPLIを利用している

テスト2のテストベンチ詳細

wire

テスト2のシミュレーション結果画像

デザインの概要 リアルタイム3Dレンダリングシステム
シミュレーションの内容 立方体のワイヤーフレームレンダリング
推奨デザイン規模 超えていない
その他 テストベンチでの浮動小数点入力にPLIを利用している

結果

テスト1

test1

テスト2

test2

まとめ

シミュレーション時間は、

  • 推奨デザイン規模を超えている時(テスト1)は、GPL Cverの方がModelSim-ASEより約2倍速い
  • 推奨デザイン規模を超えていない時(テスト2)は、ModelSim-ASEの方がGPL Cverより約1.5倍速い

という結果になりました。
今回の計測は、「超えた場合」と「超えない場合」でデザインやテストベンチがかなり異なるので、結果は一つの目安程度です。

本当は、推奨デザイン規模ぎりぎりのところを狙ったデザインとテストベンチを使って計測するのがわかりやすいと思いますが、そこまでは行えませんでした。

スポンサーリンク
広告大
広告大
  • このエントリーをはてなブックマークに追加
スポンサーリンク
広告大