FPGACyclone VでACPのアドレス設定を誤った場合の描画結果 Opencores.orgで公開した3DCG IPコアをDE0-Nano-SoCに移植したところ、描画結果が正しく表示されないという現象が発生しました。 ZedBoard版は問題になく表示されているので、AXIなどの基本的な設計部...2016.10.10FPGA
FPGADE0-Nano-SoC用ベアメタルアプリとFPGAコンフィギュレーション DE0-Nano-SoCのベアメタルアプリをSDカードからブートするとき、FPGAのコンフィギュレーションも同時に行う場合の手順です。 ベアメタルアプリとFPGAコンフィギュレーション FPGAのコンフィギュレーションは、HPSでFPGAの...2016.03.31FPGA
FPGACyclone V ACPの実験その3 前回の実験で、ACPを有効にすることができました。では、ACPを有効にするために必要とされている設定を個別に解除した場合、本当にACPが無効になるのかを確認しました。 ACPの設定解除 1. AxUSER=0に設定 //PP_AXI_MA...2016.02.11FPGA
FPGACyclone V ACPの実験その2 前回の実験で、ACPが期待通りに動かない環境を作ることができました。この環境に設定を追加してACPを有効にします。Cyclone Vのマニュアルに記載されているACPの有効化に必要な設定は次のとおりです。 (Cyclone V Hard P...2016.02.10FPGA
FPGACyclone V ACPの実験その1 Cyclone Vでは、ACP(Accelerated coherency port)の機能を使うことで、CPUとFPGA内のAXIマスタでメイン・メモリの内容を共有できます。通常、このようなメモリの共有にはキャッシュ・フラッシュが必要にな...2016.02.10FPGA
FPGADE0-Nano-SoC用ベアメタルアプリのインタラプト Cyclone Vのベアメタルアプリで、FPGAからHPSへのインタラプトを認識するインタラプト・ハンドラの作成例です。 ハードウェアについて FPGAから出力したインタラプトを、QsysのPIOを介してHPSに接続しています。回路とQua...2016.02.06FPGA
FPGADE0-Nano-SoC用ベアメタルアプリのコンパイル ベアメタルアプリのコンパイル環境を構築する手順のメモです。コンパイル環境は、既存のサンプルをベースに作成しました。参考にしたサンプルはこちらのものです。readmeを読むと、Altera Cyclone V SoC Development ...2016.01.20FPGA
FPGADE0-Nano-SoCでベアメタルアプリを実行する手順 DE0-Nano-SoCを使って、LinuxなどのOSを使わない生アプリ(Bare Metal:ベアメタル)を実行するまでの手順です。DE0-Nano-SoCでのブートについてDE0-Nano-SoCに搭載されているCyclone VにはB...2016.01.19FPGA
FPGAZynq-7000とCyclone Vのアドレス・マップ Zynq-7000とCyclone Vの仕様書を読むと、2つのデバイスはかなり似ています。どちらのデバイスも、内部構成を単純化すると、次の図のようになっています。 具体的には、次のような共通点があります。 Cortex-A9x2を...2016.01.02FPGA
FPGACyclone V HPSへのインタラプト入力(ハンドラ部分) ユーザー回路からインタラプト信号は、Qsysを利用してCyclone VのHPSに入力することができました。次に行うのは、インタラプト・ハンドラの動作確認です。当初、ベアメタルでインタラプトの動作を確認しようと考えていました。しかし、Cyc...2015.11.17FPGA