FPGAVitisでの自作IPパッケージのコンパイルエラー
自作のAXIIPパッケージを含むデザイン用のプロジェクトをVitisでコンパイルしようとすると次のようなエラーが表示されました。エラーは、Vitisプロジェクトでsystem_wrapperをコンパイルする時に発生しています。"Runnin...
設計
FPGA
FPGAVivadoとVitisでFPGAをデバッグする時の注意点
VitisのアプリをFPGAの実機を使ってデバッグする場合、VivaoのFlowNavigator/PROGRAMANDDEBUGでHardwareManagerを開き、ロジックアナライザのトリガー設定などを行ってからVitisでアプリケー...
FPGAMicroblazeのHeap設定
Vitisでアプリケーションプロジェクトを作成してmallocを実行すると、全く成功しません(NULLが返ってくる）。システムのプロセッサはArty上に構築したMicroBlazeです。Artyにはボード上に256MBのDDRメモリが搭載さ...
設計Vivao [Place 30-58] place_designエラー
Vivadoで外部ピンを若干追加してデザインを配置配線すると、次のような予想しないエラーがでました。[Place30-58]IOplacementisinfeasible.Numberofunplacedterminals(1)isgrea...
設計LinuxのUSB-Blasterエラー
Quartus20.1のprogrammerでFPGAにデータを書き込もうとするとエラーになりました。環境はCentOS7です。StartをクリックしてもProgressがFailedと表示されます。programmerのエラーQuartu...
設計VitisでExecutables selected for download …というワーニングが出る
MicroBlaze用のプロジェクトをVitis(2020.2)を実行しようとしたところ、まったく動かなくなりました。画面には次のような見慣れないポップアップウィンドウが表示されます。Vitisのワーニング"プロセッサが見つからない"といっ...
設計VivadoのUART
Vivado/Vitisv2020.1でArtyのArduino/chipKITShieldConnectorからシリアルデータを取り込んだ時のメモです。ArtyのArduino/chipKITShieldConnectorVivadoAr...
設計QuartusのUART
DE10-LiteのArduinoUnoR3ExpansionHeaderからシリアルデータを取り込むには、PlatformDesignerでUART(RS-232SerialPort)をインスタンス化すればよいだけなのですが、レジスタ設定...
設計Nios II Software Build Tools for Eclipseが起動しない
Windows10にインストールしたQuartusPrimeLiteEdition20.1のToolsメニューからNiosIISoftwareBuildToolsforEclipseを選択してもEclipseが起動しません。Eclipseが...
設計[DRC NSTD-1]と[DRC UCIO-1]のエラー
昔のArty用VivadoプロジェクトデータをVivado2017.2でビルドすると、bitgenで次のエラーが発生しました。[DRCNSTD-1]UnspecifiedI/OStandard:4outof66logicalportsuse...