FPGA Cyclone VでACPのアドレス設定を誤った場合の描画結果
Opencores.orgで公開した3DCG IPコアをDE0-Nano-SoCに移植したところ、描画結果が正しく表示されないという現象が発生しました。 ZedBoard版は問題になく表示されているので、AXIなどの基本的な設計部分に問題は...
DE0-Nano-SoC
FPGA 
FPGA DE0-Nano-SoC用ベアメタルアプリとFPGAコンフィギュレーション
DE0-Nano-SoCのベアメタルアプリをSDカードからブートするとき、FPGAのコンフィギュレーションも同時に行う場合の手順です。 ベアメタルアプリとFPGAコンフィギュレーション FPGAのコンフィギュレーションは、HPSでFPGAの...
FPGA DE0-Nano-SoC用ベアメタルアプリのコンパイル
ベアメタルアプリのコンパイル環境を構築する手順のメモです。コンパイル環境は、既存のサンプルをベースに作成しました。参考にしたサンプルはこちらのものです。 readmeを読むと、Altera Cyclone V SoC Development...
FPGA DE0-Nano-SoCでベアメタルアプリを実行する手順
DE0-Nano-SoCを使って、LinuxなどのOSを使わない生アプリ(Bare Metal:ベアメタル)を実行するまでの手順です。 DE0-Nano-SoCでのブートについて DE0-Nano-SoCに搭載されているCyclone Vに...
FPGA Cyclone V HPSへのインタラプト入力(ハンドラ部分)
ユーザー回路からインタラプト信号は、Qsysを利用してCyclone VのHPSに入力することができました。次に行うのは、インタラプト・ハンドラの動作確認です。当初、ベアメタルでインタラプトの動作を確認しようと考えていました。しかし、Cyc...
FPGA Cyclone V HPSへのインタラプト入力(Qsys部分)
DE0-Nano-SoCに搭載されているCyclone Vで、ユーザー回路からHPSにインタラプト信号を接続する手順です。Quartus IIではQsysでHPSの設定などを行いますが、 インタラプト信号はどうやってQsysに入力すれば良い...
FPGA DE0-Nano-SoCデモのコンパイルエラー
DE0-Nano-SoCには、Cortex-A9用プログラムのサンプルプロジェクトがいくつか付属しています。これらのサンプルをコンパイルしようとすると、エラーが発生しました。その時の修正方法のメモです。使用したQuartus IIのバージョ...
開発キット ZedBoardとDE0-Nano-SoCのロジック容量比較
ZedBoardとDE0-Nano-SoCは、共にデュアルコアのCortex-A9 MPCoreを内蔵したFPGAが搭載されている開発キットです。 開発キット名 ZedBoard DE0-Nano-SoC 搭載FPGA Zynq 7020 ...