FPGACyclone VでACPのアドレス設定を誤った場合の描画結果 Opencores.orgで公開した3DCGIPコアをDE0-Nano-SoCに移植したところ、描画結果が正しく表示されないという現象が発生しました。ZedBoard版は問題になく表示されているので、AXIなどの基本的な設計部分に問題はない...2016.10.10FPGA
FPGADE0-Nano-SoC用ベアメタルアプリとFPGAコンフィギュレーション DE0-Nano-SoCのベアメタルアプリをSDカードからブートするとき、FPGAのコンフィギュレーションも同時に行う場合の手順です。ベアメタルアプリとFPGAコンフィギュレーションFPGAのコンフィギュレーションは、HPSでFPGAのデー...2016.03.31FPGA
FPGADE0-Nano-SoC用ベアメタルアプリのコンパイル ベアメタルアプリのコンパイル環境を構築する手順のメモです。コンパイル環境は、既存のサンプルをベースに作成しました。参考にしたサンプルはこちらのものです。readmeを読むと、AlteraCycloneVSoCDevelopmentBoard...2016.01.20FPGA
FPGADE0-Nano-SoCでベアメタルアプリを実行する手順 DE0-Nano-SoCを使って、LinuxなどのOSを使わない生アプリ(BareMetal:ベアメタル)を実行するまでの手順です。DE0-Nano-SoCでのブートについてDE0-Nano-SoCに搭載されているCycloneVにはBOO...2016.01.19FPGA
FPGACyclone V HPSへのインタラプト入力(ハンドラ部分) ユーザー回路からインタラプト信号は、Qsysを利用してCycloneVのHPSに入力することができました。次に行うのは、インタラプト・ハンドラの動作確認です。当初、ベアメタルでインタラプトの動作を確認しようと考えていました。しかし、Cycl...2015.11.17FPGA
FPGACyclone V HPSへのインタラプト入力(Qsys部分) DE0-Nano-SoCに搭載されているCycloneVで、ユーザー回路からHPSにインタラプト信号を接続する手順です。QuartusIIではQsysでHPSの設定などを行いますが、インタラプト信号はどうやってQsysに入力すれば良いのかH...2015.11.16FPGA
FPGADE0-Nano-SoCデモのコンパイルエラー DE0-Nano-SoCには、Cortex-A9用プログラムのサンプルプロジェクトがいくつか付属しています。これらのサンプルをコンパイルしようとすると、エラーが発生しました。その時の修正方法のメモです。使用したQuartusIIのバージョン...2015.11.15FPGA
開発キットZedBoardとDE0-Nano-SoCのロジック容量比較 ZedBoardとDE0-Nano-SoCは、共にデュアルコアのCortex-A9MPCoreを内蔵したFPGAが搭載されている開発キットです。開発キット名ZedBoardDE0-Nano-SoC搭載FPGAZynq7020 Cyclone...2015.11.07開発キット