Vivado HLS

スポンサーリンク
FPGA

Vivado HLSで作ったAXI4-Lite IPのAPI

VivadoHLSで高位合成を行うと、RTLと共にSDK用のAPIが生成されます。APIの利用方法をベアメタルで確認しました。確認用のC関数float_topという名前の関数です。aとbに単精度の浮動小数点形式の値を設定すると、cに乗算結果...
2016.05.27
FPGA
FPGA

Vivado HLSで作ったAXI4-Lite IPの組込み

VivadoHLSで作成したIPコアで気になるのは、次の点です。本当にHLSで指定した動作周波数で配置配線ができるのか？（本当にタイミング収束するのか？）なぜこのような点が気になるかというと、従来のASICやFPGAの論理合成ツールでは、実...
2016.05.27
FPGA
FPGA

Vivado HLSメモ

VivadoHLWebPACKEditionからVivaoHLS(高位合成)を無償で試せるようになりました。VivadoHLSを使うと、CやC++で記述したコードからVerilogやVHDLのコードが生成できます。Vivado2015.4で...
2016.05.17
FPGA
スポンサーリンク