FPGA Xilinx SDK 2016.1のコンパイルエラー
OpenCoresで公開したワイヤーフレーム3D CG IPコア(wf3d)は、ZedBoardまたはDE0でサンプル実装を行っています。このサンプル環境には、Vivado 2015.4のXilinx SDKで作成したサンプルアプリが含まれ...
ZedBoard
FPGA FPGA Vivado 2016.3のIP Integratorの挙動が微妙に違う
OpenCoresで公開したワイヤーフレーム3D CG IPコア(wf3d)には、ZedBoard用のVivado実行サンプル環境が含まれています。このサンプル環境は、Tclスクリプトを使ってbitstreamを生成しているのですが、Viv...
FPGA Vivado HLSで作ったAXI4-Lite IPのAPI
Vivado HLSで高位合成を行うと、RTLと共にSDK用のAPIが生成されます。APIの利用方法をベアメタルで確認しました。確認用のC関数float_topという名前の関数です。aとbに単精度の浮動小数点形式の値を設定すると、cに乗算結...
FPGA Vivado HLSで作ったAXI4-Lite IPの組込み
Vivado HLSで作成したIPコアで気になるのは、次の点です。 本当にHLSで指定した動作周波数で配置配線ができるのか？（本当にタイミング収束するのか？）なぜこのような点が気になるかというと、従来のASICやFPGAの論理合成ツールでは...
FPGA Zynq-7000のAXI3にAXI4を接続する
Zynq-7000は3種類のAXI(AXI_GP,AXI_HP,AXI_ACP)をサポートしていますが、いずれもAXIのバージョンはAXI3です。AXI4とAXI3にはいくつかの違いがありますが、大きな違いの１つが最大バースト長です。AXI...
開発キット ZedBoardとDE0-Nano-SoCのロジック容量比較
ZedBoardとDE0-Nano-SoCは、共にデュアルコアのCortex-A9 MPCoreを内蔵したFPGAが搭載されている開発キットです。開発キット名ZedBoardDE0-Nano-SoC搭載FPGAZynq 7020 Cyclo...
開発キット Spartan-3とZynq-7000を搭載したボードの消費電力比較
元々Spartan-3で実装していたシステムをZynq-7000のシステムに移植しました。消費電力が気になったので、2つのシステムの比較を行いました。アプリケーションは、リアルタイム3Dグラフィクス・アクセラレータです。システムSparta...
開発キット SDカードからZedboardをブート
ZedboardをSDカードからブートする方法のメモです。用意するもの既にUSB-JTAG経由で動作確認の終わっているVivadoプロジェクト。作成手順以下の手順はVivado 2014.3.1で確認しています。1. 最新のbitstrea...