FPGAVivado Simulatorのコマンドライン実行(Tcl Shell)
Windows10のTclShell上でVivadoSimulatorをコマンドライン実行する時の手順です。TclShellの起動WindowsのスタートメニューからVivadoTclShellを起動します。TclShellを選択TclSh...
シミュレータ
FPGAFPGAVivado Simulatorのコマンドライン実行
VivadoSimulatorをコマンドラインから実行する場合、xvlog,xelab,xsimを続けて実行します。#!/bin/sh#RTLdirectoryRTL_DIR="../rtl"INC_DIR="../include"sim_...
設計ModelSimコマンドライン実行用シェルスクリプト(VHDL)
ModelSimコマンドライン実行用スクリプトのVHDL版です。ModelSimは、コマンドラインで直接実行することができます。例えば、次のようなシェル・スクリプト作ってModelSimの処理を記述しておくと、LinuxのターミナルやWin...
設計Icarus VerilogのVPI
VPIを使うと、自作のC関数をVerilog環境にtaskとして追加できます。IcarusVerilogにVPIでtaskを追加してシミュレーションを実行する手順は次の通りです。CコードのコンパイルVerilogコードのコンパイルシミュレー...
設計Icarus Verilogのインストール
MacOSXYosemiteにIcarusVerilogをインストールしました。IcarusVerilogはオープンソース(GNUGeneralPublicLicense)のVerilogシミュレータです。インストール手順は次の2ステップで...
設計GPL Cverのコンパイル OS X Yosemite
GPLCverをMacOSXYosemite(Version10.10.2)のターミナルでコンパイルしてみました。まず、ソースコードを展開してsrcディレクトリに移動します。bzip2-dgplcver-2.12a.src.tar.bz2t...
設計CverのPLIで浮動小数点入力(Linux)
VerilogPLIで浮動小数点の値をバイナリ値に変換する方法を紹介します。シミュレータはCver、動作環境はLinux(ubuntu14.04LTE64bit)です。ステップ1:PLI用Cファイルの準備ステップ2:Cファイルのコンパイルス...
設計ModelSimのPLIで浮動小数点入力(cygwin)
VerilogPLIで浮動小数点の値をバイナリ値に変換する方法を紹介します。シミュレータはModelSim、動作環境はWindows上のcygwinです。手順は次の4ステップです。ステップ1:PLI用Cファイルの準備ステップ2:Cファイルの...
設計Verilogシミュレータの実行時間比較
計測の目的ModelSim-AlteraStarterEdition(以下ModelSim-ASE)は、デザインがある規模を超えるとシミュレーション速度が低下します(ビジネスモデル的に)。その場合、シミュレーション開始時に次のようなワーニン...
設計ubuntu 64bitでのPLIコンパイル
ubuntu64bit環境でModelSimにPLIライブラリをロードする場合は、32bitのシェアード・ライブラリを生成します。具体的には、生成時に次のオプションを指定します。コンパイル・オプション:-m32を追加リンク・オプション:-m...