スポンサーリンク
OpenCores

挑戦!OpenCoresにIPコアを登録(その3)

OpenCoresではWISHBONEバスが奨励されているので、IPコアの外部バスをオリジナルの仕様からWISHNBONEバスに変更しました。リセット信号OpenCoresのデザインガイドライン「OpenCoresHDLmodelinggu...
設計

Icarus VerilogのVPI

VPIを使うと、自作のC関数をVerilog環境にtaskとして追加できます。IcarusVerilogにVPIでtaskを追加してシミュレーションを実行する手順は次の通りです。CコードのコンパイルVerilogコードのコンパイルシミュレー...
設計

Icarus Verilogのインストール

MacOSXYosemiteにIcarusVerilogをインストールしました。IcarusVerilogはオープンソース(GNUGeneralPublicLicense)のVerilogシミュレータです。インストール手順は次の2ステップで...
設計

doxverilogのインストール

Verilog用のドキュメントジェネレータdoxverilogをインストールして試しました。SourceForgeのダウンロードデータが壊れているので、インストールにかなり苦戦しました。doxverilogについてdoxverilogはVe...
設計

GPL Cverのコンパイル OS X Yosemite

GPLCverをMacOSXYosemite(Version10.10.2)のターミナルでコンパイルしてみました。まず、ソースコードを展開してsrcディレクトリに移動します。bzip2-dgplcver-2.12a.src.tar.bz2t...
OpenCores

挑戦!OpenCoresにIPコアを登録(その2)

OpenCoresのデザインガイドラインを確認してみました。FAQページのDesignGuidelinesには次のように書かれています。・設計言語は何を使えばよいですか?特におすすめの言語はありませんが、あまり使われていない言語で設計された...
OpenCores

挑戦!OpenCoresにIPコアを登録(その1)

OpenCoresにIPコアを登録するにはどうすればよいでしょうか?OpenCoresのサイトのFAQページが参考になります。このページのTermsandconditionsの"Tocreateproject"には次のように書かれています。...
OpenCores

挑戦!OpenCoresにIPコアを登録(その0)

3DグラフィクスのIPコアをOpenCores(に登録してみようと思います。Wire-Frame3DGraphicsAcceleratorIPCoreとしてOpenCores.orgに登録しましたOpenCoresは、無償(フリー)ハードウ...
設計

CverのPLIで浮動小数点入力(Linux)

VerilogPLIで浮動小数点の値をバイナリ値に変換する方法を紹介します。シミュレータはCver、動作環境はLinux(ubuntu14.04LTE64bit)です。ステップ1:PLI用Cファイルの準備ステップ2:Cファイルのコンパイルス...
設計

ModelSimのPLIで浮動小数点入力(cygwin)

VerilogPLIで浮動小数点の値をバイナリ値に変換する方法を紹介します。シミュレータはModelSim、動作環境はWindows上のcygwinです。手順は次の4ステップです。ステップ1:PLI用Cファイルの準備ステップ2:Cファイルの...
スポンサーリンク