jp リンク層 – Ethernet MAC Core OpenCores リンク層のEthernet MACには、OpenCores*1で配布されているオープンソース IP Core(Ethernet MAC 10/100 Mbps)を利用しました。 Coreの動作確認 最初にCore単独の動... 2015.06.01 jpnetworkOpenCoresサブページ
jp 組み込みシステムとネットワーク 組み込みシステムにネットワーク機能が加わると、より柔軟なシステム設計が可能になります。例えば、複数のノード間でそれぞれの情報を共有しながら動作を行ったり、ある機能を分離して複数のノードでシェアする事が可能になります。このように、ネットワーク... 2015.06.01 jpnetworkOpenCoresサブページ
OpenCores 挑戦!OpenCoresにIPコアを登録(その3) OpenCoresではWISHBONEバスが奨励されているので、IPコアの外部バスをオリジナルの仕様からWISHNBONEバスに変更しました。 リセット信号 OpenCoresのデザインガイドライン「OpenCores HDL modeli... 2015.05.25 OpenCoreswf3d
設計 Icarus VerilogのVPI VPIを使うと、自作のC関数をVerilog環境にtaskとして追加できます。Icarus VerilogにVPIでtaskを追加してシミュレーションを実行する手順は次の通りです。 Cコードのコンパイル Verilogコードのコンパイル シ... 2015.05.17 設計
設計 Icarus Verilogのインストール Mac OS X YosemiteにIcarus Verilogをインストールしました。Icarus Verilogはオープンソース(GNU General Public License)のVerilogシミュレータです。 インストール手順... 2015.04.04 設計
設計 doxverilogのインストール Verilog用のドキュメントジェネレータdoxverilogをインストールして試しました。SourceForgeのダウンロードデータが壊れているので、インストールにかなり苦戦しました。 doxverilogについて doxverilogは... 2015.03.15 設計
設計 GPL Cverのコンパイル OS X Yosemite GPL CverをMac OS X Yosemite(Version 10.10.2)のターミナルでコンパイルしてみました。まず、ソースコードを展開してsrcディレクトリに移動します。 bzip2 -d gplcver-2.12a.src.... 2015.03.10 設計
OpenCores 挑戦!OpenCoresにIPコアを登録(その2) OpenCoresのデザインガイドラインを確認してみました。 FAQページのDesign Guidelinesには次のように書かれています。 ・設計言語は何を使えばよいですか? 特におすすめの言語はありませんが、あまり使われていない言語で設... 2015.02.28 OpenCoreswf3d
OpenCores 挑戦!OpenCoresにIPコアを登録(その1) OpenCoresにIPコアを登録するにはどうすればよいでしょうか? OpenCoresのサイトのFAQページが参考になります。このページのTerms and conditionsの"To create project"には次のように書かれ... 2015.02.25 OpenCoreswf3d
OpenCores 挑戦!OpenCoresにIPコアを登録(その0) 3DグラフィクスのIPコアをOpenCores(に登録してみようと思います。 Wire-Frame 3D Graphics Accelerator IP CoreとしてOpenCores.orgに登録しました OpenCoresは、無償(フ... 2015.02.24 OpenCoreswf3d