OpenCores 挑戦!OpenCoresにIPコアを登録(その4)
OpenCoresのプロジェクトは、svnで管理されています。実際にOpenCoresにプロジェクトを作ってsvnで管理を始める前に、まずローカルサーバのsvnでファイル構成を整理しました。今回のプロジェクトのディレクトリ構成は次のように決...
Cver
OpenCores 
設計 GPL Cverのコンパイル OS X Yosemite
GPL CverをMac OS X Yosemite(Version 10.10.2)のターミナルでコンパイルしてみました。まず、ソースコードを展開してsrcディレクトリに移動します。 bzip2 -d gplcver-2.12a.src....
設計 CverのPLIで浮動小数点入力(Linux)
Verilog PLIで浮動小数点の値をバイナリ値に変換する方法を紹介します。シミュレータはCver、動作環境はLinux(ubuntu 14.04LTE 64bit)です。 ステップ1: PLI用Cファイルの準備 ステップ2: Cファイル...
設計 Verilogシミュレータの実行時間比較
計測の目的 ModelSim-Altera Starter Edition(以下ModelSim-ASE)は、デザインがある規模を超えるとシミュレーション速度が低下します(ビジネスモデル的に)。その場合、シミュレーション開始時に次のようなワ...
設計 GPL Cverの実行スクリプト
GPL Cverはオープンソースのインタプリタ型Verilogシミュレータです。 10年位利用していますが、CVerのシミュレーションで問題が起きた記憶はありません。 ただ、GPL Cverには次のような制約があるので注意が必要です。 Sy...