GPL Cverはオープンソースのインタプリタ型Verilogシミュレータです。
10年位利用していますが、CVerのシミュレーションで問題が起きた記憶はありません。
ただ、GPL Cverには次のような制約があるので注意が必要です。
- SystemVerilogをサポートしていない
- Verilog2001はベータサポートで、多次元配列やgenerateは未サポート
generateの未サポートは少し残念なところです。
Cverは、次のようなシェル・スクリプトで、LinuxのターミナルやWindowsのcygwinからコマンドラインで実行できます。
# RTL directory
RTL_DIR="../rtl"
sim_file=$1
echo "Test Scenario=" $simfile
# run cver
cver \
+notimingchecks \
-y ${RTL_DIR} \
+incdir+${RTL_DIR}/+ \
+libext+.v+ \
${sim_file}
GPL Cverは、ソース・コードが公開されているのでシミュレータの動作理解にも役立ちます。
実際、GPL Cverのソース・コードに格納されているOUR_PHILOSOPHYには次のような記述があります。（一部抜粋）
PHILOSOPHICAL JUSTIFICATION OF GPL CVER
We believe strongly that software should be distributed with source.
This allows users to study and understand Verilog algorithms as part
of the circuit verification process.However, since Pragmatic C is a commercial enterprise with salaries
to pay, it does not make sense to release our software using only
the open source model. Namely, we are releasing an older version
called GPL Cver under the GNU General Public License (GPL) and a new compiled version called CVC under a commercial license. We have chosen to release the older GPL Cver version using the GNU GPL license because it is currently the most popular free software license and because it allows the widest distribution.
“私たちは、ソフトウェアはソースコードと共に配布されるべきたと考えます。これによって、ユーザーは、回路検証プロセスの一部として、Verilogアルゴリズムの勉強と理解ができるようになります。”
商用版はCVCとして販売されているようです。
(追記:現在はオープンソース化されたようです)
