FPGAAvnet Ultra96-V2のUARTとJTAG Ultra96-V2は、ZynqUltraScale+MPSoCZU3EGA484を搭載したシングルポードコンピュータです。SDカードから起動したLinuxで動作します。Ultra96-V2は、他の多くのFPGAボードと異なり、USB接続で...2023.09.06FPGA開発キット
AIFPGA向けAI開発環境 FPGAを使ったAIの開発を検討するとき、候補になるのはVitisAIとOpenVINOです。場合によっては、Pythonを使ったFPGA開発が行えるPYNQも候補になります。名称ベンダー開発環境FPGA開発キットキットの価格(1$=140...2023.07.13AI
AIIntel Neural Compute Stick 2の動作確認 IntelNeuralComputeStick2(NCS2)をRaspberryPi3で動作させた時のメモです。NCS2の概要USBで機器に接続して利用するディープラーニング推論のアクセラレータ。製造中止が決まっている。テクニカルサポートは...2023.06.11AI
開発キットVivado-MLスタンダードエディションで利用可能な評価ボード Vivado-MLスタンダードエディションの範囲で利用できるデバイスを搭載した評価ボード を確認したときのメモです。Spartan7名称搭載デバイス価格ビデオ出力XilinxSpartan7SP701XC7S100$836HDMIDigil...2023.05.31開発キット
AIGoogle Coral Dev Boardのセットアップ AI用のEdgeTPUを搭載したCoralDevBoardのセットアップを行った時のメモです。CoralDevBoardを利用するには、最初にOS(MendelLinux)のセットアップが必要です。MendelLinuxは、microSDを...2023.05.28AI開発キット
FPGAQuartus Prime Lite Editionのプロジェクト管理 QuartusPrimeLightEditionとNiosIIEclipseのプロジェクト・データを別のディレクトリや別のPC上に移行したい場合のメモです。QuartusPrimeQuartusPrimeでプロジェクト・データのアーカイブフ...2021.12.29FPGA
FPGAデザインに変更を加えた後にNios II Eclipseで必要な処理 デザインを変更してQuartusPrimeでコンパイルを実行した後、Eclipseからプログラムを実行しようとすると、次のようなエラーが発生します。GeneratetheBSPtoupdatetheMakefile,andthenbuild...2021.12.26FPGA
FPGAVivadoとVitisのプロジェクトデータ管理 VivadoやVitisのプロジェクト・データを別のディレクトリや別のPC上に移行したい場合のメモです。VivadoVivadoでプロジェクト・データのアーカイブファイルを作成し、それを別のPCなどで展開してVivadoで読み込むだけです。...2021.12.24FPGA
FPGAVitisでの自作IPパッケージのコンパイルエラー 自作のAXIIPパッケージを含むデザイン用のプロジェクトをVitisでコンパイルしようとすると次のようなエラーが表示されました。エラーは、Vitisプロジェクトでsystem_wrapperをコンパイルする時に発生しています。"Runnin...2021.07.29FPGA設計
FPGAAXI Verification IPのコマンドライン実行 VivadoのAXIVerificationIP(AXIVIP)をWindows10のコマンドプロンプトから実行したときのメモです。サンプルの生成Vivadoで適当なプロジェクトを作成してIPCatalogからAXIVIPを生成します。次に...2021.07.23FPGA