その他 シリアル出力のLinuxのターミナル表示
FPGA開発キットやRaspberry PIのような小型コンピュータは、コンソール表示がシリアルで出力されるものがあります。これらのシリアル出力は、USBの仮想シリアル・ポートなどでPCに接続し、専用のソフトで表示することが一般的です。PC...
round_stone
その他 
OpenCores OpenCoresで新規アカウントが承認されるまでの時間
OpenCoresに新規アカウントをリクエストしたら、承認されるまで非常に時間がかかったというお話です。 OpenCoresの新規アカウントリクエスト OpenCoresからプロジェクトの設計データをダウンロードしたい場合、アカウントが必要...
FPGA Xilinx SDK 2016.1のコンパイルエラー
OpenCoresで公開したワイヤーフレーム3D CG IPコア(wf3d)は、ZedBoardまたはDE0でサンプル実装を行っています。このサンプル環境には、Vivado 2015.4のXilinx SDKで作成したサンプルアプリが含まれ...
FPGA Vivado 2016.3のIP Integratorの挙動が微妙に違う
OpenCoresで公開したワイヤーフレーム3D CG IPコア(wf3d)には、ZedBoard用のVivado実行サンプル環境が含まれています。このサンプル環境は、Tclスクリプトを使ってbitstreamを生成しているのですが、Viv...
FPGA Cyclone VでACPのアドレス設定を誤った場合の描画結果
Opencores.orgで公開した3DCG IPコアをDE0-Nano-SoCに移植したところ、描画結果が正しく表示されないという現象が発生しました。 ZedBoard版は問題になく表示されているので、AXIなどの基本的な設計部分に問題は...
FPGA iCEstick Evaluation KitをUSBシリアル・アダプタとして使う
ずいぶん前に、iCEstickという評価キットを入手しました。Lattice社製のiCE40というFPGAが搭載されている、USBポート直結で使える小型のFPGA評価キットです。何に使おうかとずっと悩んでいたのですが、3.3VのUSBシリア...
設計 AXIの4KBルール違反
OpenCoresに登録したwf3dをZedBoardとDE0-Nano-SoCに移植しました。wf3dの外部インターフェースはデフォルトでWISHBONEバスなのですが、ZedBoardやDE0-Nano-SoCに搭載されているFPGAで...
FPGA Vivadoコマンドラインとロジックアナライザ
Tclスクリプトを使ったVivadoのコマンドライン実行は非常に快適なのですが、唯一困るのがロジックアナライザの設定です。ロジックアナライザを利用する場合は、追加の処理が必要になります。 Tclスクリプトとロジックアナライザの設定 前提 V...
FPGA Vivado HLSで作ったAXI4-Lite IPのAPI
Vivado HLSで高位合成を行うと、RTLと共にSDK用のAPIが生成されます。APIの利用方法をベアメタルで確認しました。 確認用のC関数 float_topという名前の関数です。aとbに単精度の浮動小数点形式の値を設定すると、cに乗...
FPGA Vivado HLSで作ったAXI4-Lite IPの組込み
Vivado HLSで作成したIPコアで気になるのは、次の点です。 本当にHLSで指定した動作周波数で配置配線ができるのか？（本当にタイミング収束するのか？） なぜこのような点が気になるかというと、従来のASICやFPGAの論理合成ツールで...