開発キット ML605 評価キットの概要 Xilinx社のVirtex-6を搭載したFPGA開発キットです。2011年に1,995ドルで購入しました。搭載されているVirtex-6はXC6VLX240Tです。 この評価キットを購入する以前は、Spartan3 XC... 2016.03.18 開発キット
開発キット 組み込みシステム評価キット 評価キットの概要 CQ出版社のFPGA開発キットです。2008年に購入しました。この開発キットには、2個のSpartan3が搭載されています。パッケージにも記載されていますが、FPGA搭載マザーボードというコンセプトの開発キットです。IPコ... 2016.03.14 開発キット
FPGA Cyclone V ACPの実験その3 前回の実験で、ACPを有効にすることができました。では、ACPを有効にするために必要とされている設定を個別に解除した場合、本当にACPが無効になるのかを確認しました。 ACPの設定解除 1. AxUSER=0に設定 //PP_AXI_MAS... 2016.02.11 FPGA
FPGA Cyclone V ACPの実験その2 前回の実験で、ACPが期待通りに動かない環境を作ることができました。この環境に設定を追加してACPを有効にします。Cyclone Vのマニュアルに記載されているACPの有効化に必要な設定は次のとおりです。 (Cyclone V Hard P... 2016.02.10 FPGA
FPGA Cyclone V ACPの実験その1 Cyclone Vでは、ACP(Accelerated coherency port)の機能を使うことで、CPUとFPGA内のAXIマスタでメイン・メモリの内容を共有できます。通常、このようなメモリの共有にはキャッシュ・フラッシュが必要にな... 2016.02.10 FPGA
FPGA DE0-Nano-SoC用ベアメタルアプリのインタラプト Cyclone Vのベアメタルアプリで、FPGAからHPSへのインタラプトを認識するインタラプト・ハンドラの作成例です。 ハードウェアについて FPGAから出力したインタラプトを、QsysのPIOを介してHPSに接続しています。回路とQua... 2016.02.06 FPGA
設計 VerilogとVHDLの記述比較(テストベンチ) ModelSimコマンドライン実行用シェルスクリプトのVerilogとVHDLのサンプル・データについて、テストベンチの記述を比較しました。 サンプル・データはgithubにあります。 テストベンチの概要 テストベンチは、大きく3つの部分で... 2016.02.05 設計
設計 VerilogとVHDLの記述比較 ModelSimコマンドライン実行用シェルスクリプトのサンプル・データを使って、Verilog-HDLとVHDLの記述を比較しました。このサンプル・データは、シミュレータの実行スクリプトの動作確認を目的としているため、設計データは次のように... 2016.02.04 設計
設計 ModelSimコマンドライン実行用シェルスクリプト(VHDL) ModelSimコマンドライン実行用スクリプトのVHDL版です。 ModelSimは、コマンドラインで直接実行することができます。例えば、次のようなシェル・スクリプト作ってModelSimの処理を記述しておくと、LinuxのターミナルやWi... 2016.02.03 設計
FPGA DE0-Nano-SoC用ベアメタルアプリのコンパイル ベアメタルアプリのコンパイル環境を構築する手順のメモです。コンパイル環境は、既存のサンプルをベースに作成しました。参考にしたサンプルはこちらのものです。 readmeを読むと、Altera Cyclone V SoC Development... 2016.01.20 FPGA