FPGA CentOS7から起動したXilinxSDKでjava.lang.NullPointerExceptionが発生する
CentOS7環境でXilinxSDKを起動し、プロジェクトのプロパティ画面からコンパイラの設定(C/C++ Build Settings)を表示しようとすると、正常に表示されない場合があります。以下は、Vivado2016.4環境のXil...
FPGA
FPGA 
FPGA Vivado Simulatorのコマンドライン実行
Vivado Simulatorをコマンドラインから実行する場合、xvlog,xelab,xsimを続けて実行します。#!/bin/sh# RTL directoryRTL_DIR="../rtl"INC_DIR="../include"s...
FPGA CentOS7のXilinx SDKエラー
CentOS7にインストールしたVivadoからXilinx SDK(2017.1)を実行し、プロジェクトのビルドを行うと以下のエラーが発生しました。14:23:15 ERROR : (XSDB Server)ERROR: Problem ...
FPGA Vivadoプロジェクト作成時のボード選択
VivadoでDIGILENT社のArtyボード用のプロジェクトを作成する時、デフォルト状態のVivadoでは、Artyがリストに表示されません。これは、DIGILENT社のArtyの説明(Installing Vivado Board F...
FPGA Xilinx SDK 2016.1のコンパイルエラー
OpenCoresで公開したワイヤーフレーム3D CG IPコア(wf3d)は、ZedBoardまたはDE0でサンプル実装を行っています。このサンプル環境には、Vivado 2015.4のXilinx SDKで作成したサンプルアプリが含まれ...
FPGA Vivado 2016.3のIP Integratorの挙動が微妙に違う
OpenCoresで公開したワイヤーフレーム3D CG IPコア(wf3d)には、ZedBoard用のVivado実行サンプル環境が含まれています。このサンプル環境は、Tclスクリプトを使ってbitstreamを生成しているのですが、Viv...
FPGA Cyclone VでACPのアドレス設定を誤った場合の描画結果
Opencores.orgで公開した3DCG IPコアをDE0-Nano-SoCに移植したところ、描画結果が正しく表示されないという現象が発生しました。ZedBoard版は問題になく表示されているので、AXIなどの基本的な設計部分に問題はな...
FPGA iCEstick Evaluation KitをUSBシリアル・アダプタとして使う
ずいぶん前に、iCEstickという評価キットを入手しました。Lattice社製のiCE40というFPGAが搭載されている、USBポート直結で使える小型のFPGA評価キットです。何に使おうかとずっと悩んでいたのですが、3.3VのUSBシリア...
FPGA Vivadoコマンドラインとロジックアナライザ
Tclスクリプトを使ったVivadoのコマンドライン実行は非常に快適なのですが、唯一困るのがロジックアナライザの設定です。ロジックアナライザを利用する場合は、追加の処理が必要になります。Tclスクリプトとロジックアナライザの設定前提Viva...
FPGA Vivado HLSで作ったAXI4-Lite IPのAPI
Vivado HLSで高位合成を行うと、RTLと共にSDK用のAPIが生成されます。APIの利用方法をベアメタルで確認しました。確認用のC関数float_topという名前の関数です。aとbに単精度の浮動小数点形式の値を設定すると、cに乗算結...