OpenCoresで新規アカウントが承認されるまでの時間
OpenCoresに新規アカウントをリクエストしたら、承認されるまで非常に時間がかかったというお話です。 OpenCoresの新規アカウン...
Xilinx SDK 2016.1のコンパイルエラー
OpenCoresで公開したワイヤーフレーム3D CG IPコア(wf3d)は、ZedBoardまたはDE0でサンプル実装を行っています。こ...
Vivado 2016.3のIP Integratorの挙動が微妙に違う
OpenCoresで公開したワイヤーフレーム3D CG IPコア(wf3d)には、ZedBoard用のVivado実行サンプル環境が含まれて...
Cyclone VでACPのアドレス設定を誤った場合の描画結果
Opencores.orgで公開した3DCG IPコアをDE0-Nano-SoCに移植したところ、描画結果が正しく表示されないという現象が発...
iCEstick Evaluation KitをUSBシリアル・アダプタとして使う
ずいぶん前に、iCEstickという評価キットを入手しました。Lattice社製のiCE40というFPGAが搭載されている、USBポート直結...
Vivadoコマンドラインとロジックアナライザ
Tclスクリプトを使ったVivadoのコマンドライン実行は非常に快適なのですが、唯一困るのがロジックアナライザの設定です。ロジックアナライザ...
Vivado HLSで作ったAXI4-Lite IPのAPI
Vivado HLSで高位合成を行うと、RTLと共にSDK用のAPIが生成されます。APIの利用方法をベアメタルで確認しました。 確認用の...
Vivado HLSで作ったAXI4-Lite IPの組込み
Vivado HLSで作成したIPコアで気になるのは、次の点です。 本当にHLSで指定した動作周波数で配置配線ができるのか？（本当...