設計CentOS7でModelSimを実行
Quartus Primeライト・エディションのModelSim Starter EditionをCentOS7で動かそうとすると、いろいろとライブラリのインストールが必要になりました。 必要なライブラリのインストール PLIのコンパイ...
設計
FPGAVivado Simulatorのコマンドライン実行
Vivado Simulatorをコマンドラインから実行する場合、xvlog,xelab,xsimを続けて実行します。 #!/bin/sh # RTL directory RTL_DIR="../rtl" INC_DIR=".....
FPGACentOS7のXilinx SDKエラー
CentOS7にインストールしたVivadoからXilinx SDK(2017.1)を実行し、プロジェクトのビルドを行うと以下のエラーが発生しました。 14:23:15 ERROR : (XSDB Server)ERROR: Probl...
FPGAVivadoプロジェクト作成時のボード選択
VivadoでDIGILENT社のArtyボード用のプロジェクトを作成する時、デフォルト状態のVivadoでは、Artyがリストに表示されません。 これは、DIGILENT社のArtyの説明(Installing Vivado...
開発キットArtyの開封
DIGILENT社のArtyボードを借りる機会がありました。 ボードの概要 Atryは、Xilinx社のArtix7-35Tが搭載されたFPGAボードです。価格は99ドルです。Artix7のラインナップは、ロジックセル数の少ない順に、1...
その他シリアル出力のLinuxのターミナル表示
FPGA開発キットやRaspberry PIのような小型コンピュータは、コンソール表示がシリアルで出力されるものがあります。これらのシリアル出力は、USBの仮想シリアル・ポートなどでPCに接続し、専用のソフトで表示することが一般的です。PC...
OpenCoresOpenCoresで新規アカウントが承認されるまでの時間
OpenCoresに新規アカウントをリクエストしたら、承認されるまで非常に時間がかかったというお話です。 OpenCoresの新規アカウントリクエスト OpenCoresからプロジェクトの設計データをダウンロードしたい場合、アカウントが...
FPGAXilinx SDK 2016.1のコンパイルエラー
OpenCoresで公開したワイヤーフレーム3D CG IPコア(wf3d)は、ZedBoardまたはDE0でサンプル実装を行っています。このサンプル環境には、Vivado 2015.4のXilinx SDKで作成したサンプルアプリが含まれ...
FPGAVivado 2016.3のIP Integratorの挙動が微妙に違う
OpenCoresで公開したワイヤーフレーム3D CG IPコア(wf3d)には、ZedBoard用のVivado実行サンプル環境が含まれています。このサンプル環境は、Tclスクリプトを使ってbitstreamを生成しているのですが、Viv...
FPGACyclone VでACPのアドレス設定を誤った場合の描画結果
Opencores.orgで公開した3DCG IPコアをDE0-Nano-SoCに移植したところ、描画結果が正しく表示されないという現象が発生しました。 ZedBoard版は問題になく表示されているので、AXIなどの基...