設計 VivadoのUART
Vivado/Vitis v2020.1でArtyのArduino/chipKIT Shield Connectorからシリアルデータを取り込んだ時のメモです。 ArtyのArduino/chipKIT Shield Connector V...
設計 
設計 QuartusのUART
DE10-LiteのArduino Uno R3 Expansion Headerからシリアルデータを取り込むには、Platform DesignerでUART(RS-232 Serial Port)をインスタンス化すればよいだけなのですが...
設計 Nios II Software Build Tools for Eclipseが起動しない
Windows 10にインストールしたQuartus Prime Lite Edition 20.1のToolsメニューからNios II Software Build Tools for Eclipseを選択してもEclipseが 起動し...
設計 [DRC NSTD-1]と[DRC UCIO-1]のエラー
昔のArty用VivadoプロジェクトデータをVivado2017.2でビルドすると、bitgenで次のエラーが発生しました。 [DRC NSTD-1] Unspecified I/O Standard: 4 out of 66 logic...
設計 Vivado2020.1でArtyのGetting Started with Microblaze
Vivado 2015.4が前提のArty Getting Started with Microblazeチュートリアルを、Vivado2020.1で実行したときのメモです。 チュートリアルの冒頭に「このガイドは古いので、こちらを参照してく...
FPGA CentOS7から起動したXilinxSDKでjava.lang.NullPointerExceptionが発生する
CentOS7環境でXilinxSDKを起動し、プロジェクトのプロパティ画面からコンパイラの設定(C/C++ Build Settings)を表示しようとすると、正常に表示されない場合があります。 以下は、Vivado2016.4環境のXi...
設計 Quartus Prime 19.1のPlatform DesignerでGenerateが失敗する
Quartus Prime ライト・エディションのバージョン19.1からPlatform Designerを起動し、GenerateでHDLを生成しようとすると、次のようなエラーが発生しました。 Quartus Primeの実行プラットフォ...
設計 IcarusVerilogのPLI1.0で浮動小数点入力
IcarusVerilogのPLI1.0サンプルです。浮動小数点の値をバイナリ値に変換するtaskをPLI1.0で定義し、テストベンチで使用するサンプルです。動作環境はCentOS7です。 サンプルの内容は、以下のCver版と同じです。 C...
機能検証 Icarus VerilogとSCVの連携(VPI)
Verilog RTLのデザインをSCV(SystemC Verification Library)で検証する環境のサンプルです。 サンプルの動作環境 このサンプルは次の環境で動作を確認しました。 OS: CentOS7.7 Icarus ...
機能検証 Icarus VerilogとSystemCの連携(VPI)
Verilog RTLのデザインをSystemCで検証する環境のサンプルです。 通常、Verilog RTLのデザインは、Verilogのテストベンチでテストデータ生成や出力データの検証を行いますが、VPI(Verilog Procedur...