ISEのCORE Generatorをコマンドラインから実行する

ISEのCORE Generatorをコマンドラインから実行する

2016/3/23 FPGA

Xilinx社の最新の開発環境はVivadoに移行しましたが、Virtex-6やSpartan-6、またそれらよりも古いデバイスを使う場合は...

記事を読む

ML605

ML605

2016/3/18 開発キット

評価キットの概要 Xilinx社のVirtex-6を搭載したFPGA開発キットです。2011年に1,995ドルで購入しました。搭載されてい...

記事を読む

組み込みシステム評価キット

組み込みシステム評価キット

2016/3/14 開発キット

評価キットの概要 CQ出版社のFPGA開発キットです。2008年に購入しました。この開発キットには、2個のSpartan3が搭載されていま...

記事を読む

Cyclone V ACPの実験その3

Cyclone V ACPの実験その3

2016/2/11 FPGA

前回の実験で、ACPを有効にすることができました。では、ACPを有効にするために必要とされている設定を個別に解除した場合、本当にACPが無効...

記事を読む

Cyclone V ACPの実験その2

Cyclone V ACPの実験その2

2016/2/10 FPGA

前回の実験で、ACPが期待通りに動かない環境を作ることができました。この環境に設定を追加してACPを有効にします。Cyclone Vのマニュ...

記事を読む

Cyclone V ACPの実験その1

Cyclone V ACPの実験その1

2016/2/10 FPGA

Cyclone Vでは、ACP(Accelerated coherency port)の機能を使うことで、CPUとFPGA内のAXIマスタで...

記事を読む

DE0-Nano-SoC用ベアメタルアプリのインタラプト

DE0-Nano-SoC用ベアメタルアプリのインタラプト

2016/2/6 FPGA

Cyclone Vのベアメタルアプリで、FPGAからHPSへのインタラプトを認識するインタラプト・ハンドラの作成例です。 ハードウェアにつ...

記事を読む

VerilogとVHDLの記述比較(テストベンチ)

VerilogとVHDLの記述比較(テストベンチ)

2016/2/5 設計

3ステップで実行 ModelSimコマンドラインのVerilogとVHDLのサンプル・データについて、テストベンチの記述を比較しました。 ...

記事を読む

VerilogとVHDLの記述比較

VerilogとVHDLの記述比較

2016/2/4 設計

3ステップで実行 ModelSimコマンドラインのサンプル・データを使って、Verilog-HDLとVHDLの記述を比較しました。このサンプ...

記事を読む

3ステップで実行 ModelSimコマンドライン(VHDL)

3ステップで実行 ModelSimコマンドライン(VHDL)

2016/2/3 設計

3ステップで実行-ModelSimコマンドラインのVHDL版です。 ModelSimは、コマンドラインで直接実行することができます。例...

記事を読む