開発キットArtyの開封 DIGILENT社のArtyボードを借りる機会がありました。 ボードの概要 Atryは、Xilinx社のArtix7-35Tが搭載されたFPGAボードです。価格は99ドルです。Artix7のラインナップは、ロジックセル数の少ない順に、1... 2017.07.13開発キット
その他シリアル出力のLinuxのターミナル表示 FPGA開発キットやRaspberry PIのような小型コンピュータは、コンソール表示がシリアルで出力されるものがあります。これらのシリアル出力は、USBの仮想シリアル・ポートなどでPCに接続し、専用のソフトで表示することが一般的です。PC... 2017.01.09その他
OpenCoresOpenCoresで新規アカウントが承認されるまでの時間 OpenCoresに新規アカウントをリクエストしたら、承認されるまで非常に時間がかかったというお話です。 OpenCoresの新規アカウントリクエスト OpenCoresからプロジェクトの設計データをダウンロードしたい場合、アカウントが... 2016.12.05OpenCores
FPGAXilinx SDK 2016.1のコンパイルエラー OpenCoresで公開したワイヤーフレーム3D CG IPコア(wf3d)は、ZedBoardまたはDE0でサンプル実装を行っています。このサンプル環境には、Vivado 2015.4のXilinx SDKで作成したサンプルアプリが含まれ... 2016.10.29FPGA
FPGAVivado 2016.3のIP Integratorの挙動が微妙に違う OpenCoresで公開したワイヤーフレーム3D CG IPコア(wf3d)には、ZedBoard用のVivado実行サンプル環境が含まれています。このサンプル環境は、Tclスクリプトを使ってbitstreamを生成しているのですが、Viv... 2016.10.28FPGA
FPGACyclone VでACPのアドレス設定を誤った場合の描画結果 Opencores.orgで公開した3DCG IPコアをDE0-Nano-SoCに移植したところ、描画結果が正しく表示されないという現象が発生しました。 ZedBoard版は問題になく表示されているので、AXIなどの基... 2016.10.10FPGA
FPGAiCEstick Evaluation KitをUSBシリアル・アダプタとして使う ずいぶん前に、iCEstickという評価キットを入手しました。Lattice社製のiCE40というFPGAが搭載されている、USBポート直結で使える小型のFPGA評価キットです。何に使おうかとずっと悩んでいたのですが、3.3VのUSBシリア... 2016.08.26FPGA
設計AXIの4KBルール違反 OpenCoresに登録したwf3dをZedBoardとDE0-Nano-SoCに移植しました。wf3dの外部インターフェースはデフォルトでWISHBONEバスなのですが、ZedBoardやDE0-Nano-SoCに搭載されているFPGAで... 2016.07.26設計
FPGAVivadoコマンドラインとロジックアナライザ Tclスクリプトを使ったVivadoのコマンドライン実行は非常に快適なのですが、唯一困るのがロジックアナライザの設定です。ロジックアナライザを利用する場合は、追加の処理が必要になります。 Tclスクリプトとロジックアナライザの設定 前提... 2016.06.06FPGA
FPGAVivado HLSで作ったAXI4-Lite IPのAPI Vivado HLSで高位合成を行うと、RTLと共にSDK用のAPIが生成されます。APIの利用方法をベアメタルで確認しました。 確認用のC関数 float_topという名前の関数です。aとbに単精度の浮動小数点形式の値を設定すると、c... 2016.05.27FPGA