DE0-Nano-SoC用ベアメタルアプリのコンパイル

DE0-Nano-SoC用ベアメタルアプリのコンパイル

2016/1/20 FPGA

ベアメタルアプリのコンパイル環境を構築する手順のメモです。コンパイル環境は、既存のサンプルをベースに作成しました。参考にしたサンプルはこちら...

記事を読む

DE0-Nano-SoCでベアメタルアプリを実行する手順

DE0-Nano-SoCでベアメタルアプリを実行する手順

2016/1/19 FPGA

DE0-Nano-SoCを使って、LinuxなどのOSを使わない生アプリ(Bare Metal:ベアメタル)を実行するまでの手順です。 D...

記事を読む

Altera Boot Disk Utilityのエラー

Altera Boot Disk Utilityのエラー

2016/1/18 FPGA

Cyclone Vでベアメタルアプリ(bare metal: LinuxなどのOSを使わないアプリ）を作成する場合、アプリのバイナリをalt...

記事を読む

Vivadoロジックアナライザの実行手順その2(Block Design)

Vivadoロジックアナライザの実行手順その2(Block Design)

2016/1/7 FPGA

Vivadoでロジックアナライザを利用する場合、観測したい信号がHDL中に記載されている場合は(* mark_debug = "true" ...

記事を読む

Zynq-7000のAXIスレーブ比較

Zynq-7000のAXIスレーブ比較

2016/1/6 FPGA

Zynq-7000のPL(Programmable Logic)にAXIマスタのユーザー回路を実装した場合、その接続先はPS(Process...

記事を読む

Zynq-7000とCyclone Vのアドレス・マップ

Zynq-7000とCyclone Vのアドレス・マップ

2016/1/2 FPGA

Zynq-7000とCyclone Vの仕様書を読むと、2つのデバイスはかなり似ています。どちらのデバイスも、内部構成を単純化すると、次の図...

記事を読む

yosysで論理合成(フリップ・フロップ)

yosysで論理合成(フリップ・フロップ)

2015/12/30 設計

前回はyosysをubuntunにインストールして簡単な基本ゲートの論理合成を行いました。今回は、クロックを使用した設計データの論理合成を試...

記事を読む

Quartus IIウェブ・エディションとQuartus Primeライト・エディションの比較

Quartus IIウェブ・エディションとQuartus Primeライト・エディションの比較

2015/12/12 FPGA

Quartus IIのバージョンが新しくなり、15.1からQuartus Primeと呼ばれているようです。 バージョン 15.1 より、...

記事を読む

Cyclone VのAXI応答

Cyclone VのAXI応答

2015/12/11 FPGA

Cyclone Vの内部は、Cortex-A9を内蔵したHPS(Hard Processor System) Portionと、ユーザー回路...

記事を読む

Zynq-7000のAXI3にAXI4を接続する

Zynq-7000のAXI3にAXI4を接続する

2015/12/8 FPGA

Zynq-7000は3種類のAXI(AXI_GP,AXI_HP,AXI_ACP)をサポートしていますが、いずれもAXIのバージョンはAXI3...

記事を読む