スポンサーリンク
FPGA

Cyclone V ACPの実験その2

前回の実験で、ACPが期待通りに動かない環境を作ることができました。この環境に設定を追加してACPを有効にします。Cyclone Vのマニュアルに記載されているACPの有効化に必要な設定は次のとおりです。 (Cyclone V Hard ...
2016.02.10
FPGA
FPGA

Cyclone V ACPの実験その1

Cyclone Vでは、ACP(Accelerated coherency port)の機能を使うことで、CPUとFPGA内のAXIマスタでメイン・メモリの内容を共有できます。通常、このようなメモリの共有にはキャッシュ・フラッシュが必要にな...
2016.02.10
FPGA
FPGA

DE0-Nano-SoC用ベアメタルアプリのインタラプト

Cyclone Vのベアメタルアプリで、FPGAからHPSへのインタラプトを認識するインタラプト・ハンドラの作成例です。 ハードウェアについて FPGAから出力したインタラプトを、QsysのPIOを介してHPSに接続しています。回路とQ...
2016.02.06
FPGA
設計

VerilogとVHDLの記述比較(テストベンチ)

ModelSimコマンドライン実行用シェルスクリプトのVerilogとVHDLのサンプル・データについて、テストベンチの記述を比較しました。 サンプル・データはgithubにあります。 テストベンチの概要 テストベンチは、大きく3...
2016.02.05
設計
設計

VerilogとVHDLの記述比較

ModelSimコマンドライン実行用シェルスクリプトのサンプル・データを使って、Verilog-HDLとVHDLの記述を比較しました。このサンプル・データは、シミュレータの実行スクリプトの動作確認を目的としているため、設計データは次のように...
2016.02.04
設計
設計

ModelSimコマンドライン実行用シェルスクリプト(VHDL)

ModelSimコマンドライン実行用スクリプトのVHDL版です。 ModelSimは、コマンドラインで直接実行することができます。例えば、次のようなシェル・スクリプト作ってModelSimの処理を記述しておくと、LinuxのターミナルやW...
2016.02.03
設計
FPGA

DE0-Nano-SoC用ベアメタルアプリのコンパイル

ベアメタルアプリのコンパイル環境を構築する手順のメモです。コンパイル環境は、既存のサンプルをベースに作成しました。参考にしたサンプルはこちらのものです。 readmeを読むと、Altera Cyclone V SoC Developmen...
2016.01.20
FPGA
FPGA

DE0-Nano-SoCでベアメタルアプリを実行する手順

DE0-Nano-SoCを使って、LinuxなどのOSを使わない生アプリ(Bare Metal:ベアメタル)を実行するまでの手順です。 DE0-Nano-SoCでのブートについて DE0-Nano-SoCに搭載されているCyclone Vに...
2016.01.19
FPGA
FPGA

Altera Boot Disk Utilityのエラー

Cyclone Vでベアメタルアプリ(bare metal: LinuxなどのOSを使わないアプリ）を作成する場合、アプリのバイナリをalt-boot-disk-utilでSDカードにコピーします。 ベアメタルアプリ作成の詳しい手順...
2016.01.18
FPGA
FPGA

Vivadoロジックアナライザの実行手順その2(Block Design)

Vivadoでロジックアナライザを利用する場合、観測したい信号がHDL中に記載されている場合は(* mark_debug = "true" *)の追加が必要でした(Verilogの場合)。Block Design内の信号を観測する場合には、...
2016.01.07
FPGA
スポンサーリンク
次のページ
タイトルとURLをコピーしました