USBシステム: USBホストCoreについて

OpenCores

FPGAに実装するUSBホストCoreは、OpenCores*1で配布されているオープンソースのUSB IP Core(USB 1.1 Host and Function IP core)を利用しました。

Coreの動作確認

次の環境で、Core自体の単体動作確認を行いました。

  • OS: Windows XP Cygwin
  • シミュレータ: ModelSim

Webサイトからダウンロードしたデータを適当なディレクトリで展開します。

展開すると次のディレクトリが生成されます。

ModelSimでシミュレーションを実行するために、以下のスクリプトをbenchディレクトリに作成します。
(bench/run.sh)

benchディレクトリにはQuartusで動作確認が行われているテストベンチ(testCase0.v)があります。そのまま実行するとModelSimではエラーが発生する為、testCase0.vとsepHostSlaveTestHarness.vに次の修正を加えます。
(testCase0.v )

(sepHostSlaveTestHarness.v )

benchディレクトリでテストベンチを実行します(./run.sh testCase0.v)。USBホストとデバイスの接続テストと、シンプルなデータ転送が実行されます。

(実行ログ)


スポンサーリンク







  • このエントリーをはてなブックマークに追加
スポンサーリンク