FPGA

スポンサーリンク
FPGA

Zynq-7000とCyclone Vのアドレス・マップ

Zynq-7000とCyclone Vの仕様書を読むと、2つのデバイスはかなり似ています。どちらのデバイスも、内部構成を単純化すると、次の図のようになっています。 具体的には、次のような共通点があります。 Cortex-A9x2を...
FPGA

Quartus IIウェブ・エディションとQuartus Primeライト・エディションの比較

Quartus IIのバージョンが新しくなり、15.1からQuartus Primeと呼ばれているようです。 バージョン 15.1 より、Quartus II ウェブ・エディションは、Quartus Prime ライト・エディションとなりま...
FPGA

Cyclone VのAXI応答

Cyclone Vの内部は、Cortex-A9を内蔵したHPS(Hard Processor System) Portionと、ユーザー回路をプログラムできるFPGA Portionで構成されています。FPGA Portionに実装したユー...
FPGA

Zynq-7000のAXI3にAXI4を接続する

Zynq-7000は3種類のAXI(AXI_GP,AXI_HP,AXI_ACP)をサポートしていますが、いずれもAXIのバージョンはAXI3です。AXI4とAXI3にはいくつかの違いがありますが、大きな違いの1つが最大バースト長です。AXI...
FPGA

Cyclone V HPSへのインタラプト入力(ハンドラ部分)

ユーザー回路からインタラプト信号は、Qsysを利用してCyclone VのHPSに入力することができました。次に行うのは、インタラプト・ハンドラの動作確認です。当初、ベアメタルでインタラプトの動作を確認しようと考えていました。しかし、Cyc...
FPGA

Cyclone V HPSへのインタラプト入力(Qsys部分)

DE0-Nano-SoCに搭載されているCyclone Vで、ユーザー回路からHPSにインタラプト信号を接続する手順です。Quartus IIではQsysでHPSの設定などを行いますが、 インタラプト信号はどうやってQsysに入力すれば...
FPGA

DE0-Nano-SoCデモのコンパイルエラー

DE0-Nano-SoCには、Cortex-A9用プログラムのサンプルプロジェクトがいくつか付属しています。これらのサンプルをコンパイルしようとすると、エラーが発生しました。その時の修正方法のメモです。使用したQuartus IIのバージョ...
FPGA

Avalon-MM設計時に注意すること

Quartus IIでシステムを作成する場合、Qsysを使うのが一般的です。そして、Qsysに独自のモジュールを追加するときのインターフェース・プロトコルはAvalonです。特に、マスタ・モジュールではAvalon-MM( Avalon M...
FPGA

Quartus IIをコマンドラインから実行する方法

Quartus IIでデザインをコンパイルするとき、通常はGUIからProsessing->Start Compilationで行うか、またはTasksのCompile Designのダブルクリックで行うことが多いのではないでしょうか。 Q...
FPGA

Eclipse NiosIIのプロジェクトと相対パス

Eclipse NiosIIのプログラム開発で、プロジェクトとは別のディレクトリに存在するソースコードをリンクする場合のメモです。 1. 新しいプロジェクトを作成する まず、新しいアプリケーションプロジェクトを作成します。 .sopc...
スポンサーリンク