FPGA ISEのxstをコマンドラインから実行する
xstはISE標準の論理合成ツールです。論理合成可能なVerilogやVHDLのコードをネットリストに変換します。VerilogのサポートはVerilog2001です。SystemVerilogはサポートされていません。xstをコマンドライ...
FPGA FPGA ISEのCORE Generatorをコマンドラインから実行する
Xilinx社の最新の開発環境はVivadoに移行しましたが、Virtex-6やSpartan-6、またそれらよりも古いデバイスを使う場合は、以前の開発環境であるISEを使うことになります。ISEでは、CORE Generatorをつかって...
開発キット ML605
評価キットの概要Xilinx社のVirtex-6を搭載したFPGA開発キットです。2011年に1,995ドルで購入しました。搭載されているVirtex-6はXC6VLX240Tです。この評価キットを購入する以前は、Spartan3 XC3S...
開発キット 組み込みシステム評価キット
評価キットの概要CQ出版社のFPGA開発キットです。2008年に購入しました。この開発キットには、2個のSpartan3が搭載されています。パッケージにも記載されていますが、FPGA搭載マザーボードというコンセプトの開発キットです。IPコア...
FPGA Cyclone V ACPの実験その3
前回の実験で、ACPを有効にすることができました。では、ACPを有効にするために必要とされている設定を個別に解除した場合、本当にACPが無効になるのかを確認しました。ACPの設定解除1. AxUSER=0に設定 //PP_AXI_MASTE...
FPGA Cyclone V ACPの実験その2
前回の実験で、ACPが期待通りに動かない環境を作ることができました。この環境に設定を追加してACPを有効にします。Cyclone Vのマニュアルに記載されているACPの有効化に必要な設定は次のとおりです。(Cyclone V Hard Pr...
FPGA Cyclone V ACPの実験その1
Cyclone Vでは、ACP(Accelerated coherency port)の機能を使うことで、CPUとFPGA内のAXIマスタでメイン・メモリの内容を共有できます。通常、このようなメモリの共有にはキャッシュ・フラッシュが必要にな...
FPGA DE0-Nano-SoC用ベアメタルアプリのインタラプト
Cyclone Vのベアメタルアプリで、FPGAからHPSへのインタラプトを認識するインタラプト・ハンドラの作成例です。ハードウェアについてFPGAから出力したインタラプトを、QsysのPIOを介してHPSに接続しています。回路とQuart...
設計 VerilogとVHDLの記述比較(テストベンチ)
ModelSimコマンドライン実行用シェルスクリプトのVerilogとVHDLのサンプル・データについて、テストベンチの記述を比較しました。サンプル・データはgithubにあります。テストベンチの概要テストベンチは、大きく3つの部分で構成さ...
設計 VerilogとVHDLの記述比較
ModelSimコマンドライン実行用シェルスクリプトのサンプル・データを使って、Verilog-HDLとVHDLの記述を比較しました。このサンプル・データは、シミュレータの実行スクリプトの動作確認を目的としているため、設計データは次のように...