Vivado

スポンサーリンク
FPGA

VivadoのIP Integratorをコマンドラインで実行する

VivadoのGUIでプロジェクトを作成すると、色々なファイルが生成されます。そのプロジェクトのデータを配布する場合、ファイルに絶対パスなどが含まれていると、データの再現性に不安が残ります。また、配布は必要最低限の設定ファイルだけにして、R...
2016.04.12
FPGA
FPGA

Vivadoロジックアナライザの実行手順その2(Block Design)

Vivadoでロジックアナライザを利用する場合、観測したい信号がHDL中に記載されている場合は(* mark_debug = "true" *)の追加が必要でした(Verilogの場合)。Block Design内の信号を観測する場合には、...
2016.01.07
FPGA
FPGA

Zynq-7000のAXI3にAXI4を接続する

Zynq-7000は3種類のAXI(AXI_GP,AXI_HP,AXI_ACP)をサポートしていますが、いずれもAXIのバージョンはAXI3です。AXI4とAXI3にはいくつかの違いがありますが、大きな違いの１つが最大バースト長です。AXI...
2015.12.08
FPGA
FPGA

Vivado ロジックアナライザの実行手順

Vivadoでビルドインのロジックアナライザを使ってデバッグする場合の手順です。 1. Vivadoのプロジェクトを準備する デバッグを行うデザインを含むVivadoのプロジェクトを用意します。 2. HDLにマークをつける デバッグを...
2015.08.14
FPGA
FPGA

Vivadoのマルチスレッド数を変えると速くなるか

Vivadoはツールが使用するマルチスレッドの最大数を変更できます。マニュアルによると、マルチスレッドのデフォルト値はWindowsが2でLinuxが8です。この値を変更するとVivadoの処理が速くなるか実際に試してみました。 比較環境...
2015.08.09
FPGA
FPGA

OSとVivadoの実行時間

あるデザインのVivadoの実行時間を、オペレーティング・システムのみを変えて比較しました。 比較環境 マシンのスペック プロセッサ Core i5-2415M CPU @2.30GHz メモリ 8GB ...
2015.02.05
FPGA
スポンサーリンク
タイトルとURLをコピーしました