開発キット Basys 3の動作確認 動作確認のために、公式サイトのサンプルプロジェクトをVivadoでビルドしたときのメモです。 Basys 3の公式マニュアルとサンプルプロジェクト Basys 3の公式資料等は次のとおりです。 Basys 3 Basys 3 Referen... 2024.05.18 開発キット
開発キット Zybo Zynq-7000の動作確認 古いZyboの動作確認のために、公式サイトのサンプルプロジェクトをビルドしたときのメモです。 Zyboの公式マニュアルとサンプルプロジェクト Zybo Zynq-7000 の公式資料等は次のとおりですが、生産が終了しているため一部にリンク切... 2024.03.23 開発キット
開発キット Vivado-MLスタンダードエディションで利用可能な評価ボード Vivado-MLスタンダードエディションの範囲で利用できるデバイスを搭載した評価ボード を確認したときのメモです。 Spartan 7 名称搭載デバイス価格ビデオ出力Xilinx Spartan 7 SP701XC7S100$836HDM... 2023.05.31 開発キット
FPGA VivadoとVitisのプロジェクトデータ管理 VivadoやVitisのプロジェクト・データを別のディレクトリや別のPC上に移行したい場合のメモです。 Vivado Vivadoでプロジェクト・データのアーカイブファイルを作成し、それを別のPCなどで展開してVivadoで読み込むだけで... 2021.12.24 FPGA
FPGA AXI Verification IPのコマンドライン実行 VivadoのAXI Verification IP(AXI VIP)をWindows10のコマンドプロンプトから実行したときのメモです。 サンプルの生成 Vivadoで適当なプロジェクトを作成してIP CatalogからAXI VIPを生... 2021.07.23 FPGA
FPGA Vivado Simulatorのコマンドライン実行(Tcl Shell) Windows10のTcl Shell上でVivado Simulatorをコマンドライン実行する時の手順です。 Tcl Shellの起動 WindowsのスタートメニューからVivado Tcl Shellを起動します。 Tcl Shel... 2021.07.15 FPGA
FPGA VivadoとVitisでFPGAをデバッグする時の注意点 VitisのアプリをFPGAの実機を使ってデバッグする場合、VivaoのFlow Navigator/PROGRAM AND DEBUGでHardware Managerを開き、ロジックアナライザのトリガー設定などを行ってからVitisでア... 2021.04.02 FPGA設計
設計 Vivao [Place 30-58] place_designエラー Vivadoで外部ピンを若干追加してデザインを配置配線すると、次のような予想しないエラーがでました。 [Place 30-58] IO placement is infeasible. Number of unplaced terminal... 2021.03.05 設計
設計 VitisでExecutables selected for download …というワーニングが出る MicroBlaze用のプロジェクトをVitis(2020.2)を実行しようとしたところ、まったく動かなくなりました。画面には次のような見慣れないポップアップウィンドウが表示されます。 Vitisのワーニング "プロセッサが見つからない"と... 2021.02.17 設計
設計 VivadoのUART Vivado/Vitis v2020.1でArtyのArduino/chipKIT Shield Connectorからシリアルデータを取り込んだ時のメモです。 ArtyのArduino/chipKIT Shield Connector V... 2020.11.30 設計