FPGA Avnet Ultra96-V2のUARTとJTAG
Ultra96-V2は、Zynq UltraScale+ MPSoC ZU3EG A484を搭載したシングルポードコンピュータです。SDカードから起動したLinuxで動作します。Ultra96-V2は、他の多くのFPGAボードと異なり、US...
Xilinx
FPGA 
FPGA AXI Verification IPのコマンドライン実行
VivadoのAXI Verification IP(AXI VIP)をWindows10のコマンドプロンプトから実行したときのメモです。サンプルの生成Vivadoで適当なプロジェクトを作成してIP CatalogからAXI VIPを生成し...
FPGA ISEのxstをコマンドラインから実行する
xstはISE標準の論理合成ツールです。論理合成可能なVerilogやVHDLのコードをネットリストに変換します。VerilogのサポートはVerilog2001です。SystemVerilogはサポートされていません。xstをコマンドライ...
FPGA ISEのCORE Generatorをコマンドラインから実行する
Xilinx社の最新の開発環境はVivadoに移行しましたが、Virtex-6やSpartan-6、またそれらよりも古いデバイスを使う場合は、以前の開発環境であるISEを使うことになります。ISEでは、CORE Generatorをつかって...
FPGA Vivadoロジックアナライザの実行手順その2(Block Design)
Vivadoでロジックアナライザを利用する場合、観測したい信号がHDL中に記載されている場合は(* mark_debug = "true" *)の追加が必要でした(Verilogの場合)。Block Design内の信号を観測する場合には、...
開発キット ZedBoardとDE0-Nano-SoCのロジック容量比較
ZedBoardとDE0-Nano-SoCは、共にデュアルコアのCortex-A9 MPCoreを内蔵したFPGAが搭載されている開発キットです。開発キット名ZedBoardDE0-Nano-SoC搭載FPGAZynq 7020 Cyclo...
開発キット Spartan-3とZynq-7000を搭載したボードの消費電力比較
元々Spartan-3で実装していたシステムをZynq-7000のシステムに移植しました。消費電力が気になったので、2つのシステムの比較を行いました。アプリケーションは、リアルタイム3Dグラフィクス・アクセラレータです。システムSparta...
開発キット SDカードからZedboardをブート
ZedboardをSDカードからブートする方法のメモです。用意するもの既にUSB-JTAG経由で動作確認の終わっているVivadoプロジェクト。作成手順以下の手順はVivado 2014.3.1で確認しています。1. 最新のbitstrea...
FPGA Vivado ロジックアナライザの実行手順
Vivadoでビルドインのロジックアナライザを使ってデバッグする場合の手順です。1. Vivadoのプロジェクトを準備するデバッグを行うデザインを含むVivadoのプロジェクトを用意します。2. HDLにマークをつけるデバッグを行う信号にマ...
FPGA Vivadoのマルチスレッド数を変えると速くなるか
Vivadoはツールが使用するマルチスレッドの最大数を変更できます。マニュアルによると、マルチスレッドのデフォルト値はWindowsが2でLinuxが8です。この値を変更するとVivadoの処理が速くなるか実際に試してみました。比較環境マシ...