3ステップで実行 ModelSimコマンドライン(VHDL)

3ステップで実行-ModelSimコマンドラインのVHDL版です。

ModelSimは、コマンドラインで直接実行することができます。例えば、次のようなシェル・スクリプト作ってModelSimの処理を記述しておくと、LinuxのターミナルやWindowsのcygwinからコマンドラインで実行できます。

シェル・スクリプトrun_msim.shの内容は次のとおりです。(このシェル・スクリプトは、サーチパスにModelSimのインストール・ディレクトリが含まれていることを前提としています)

シェル・スクリプトで行っている処理は、次の3つです。

ステップ1: vlibでワークディレクトリを作成

vlibコマンドでModelSimのワークディレクトリを作成します。

ステップ2: vcomでコンパイル

vcomでデザインのコンパイルを行います。必要なVHDLファイルをすべてvcomに渡します。この例では、${vhdl_files}でデザインのファイルを、${sim_file}でテストベンチのファイルを指定しています。

ステップ3: vsimでシミュレーションを実行

vsimでシミュレーション実行を実行します。ヒアドキュメント(<<EOF)を使うと、vsimに実行コマンドを渡せます。この例では、波形ファイル(vcd)の出力指定と出力範囲の指定(test_module以下の全信号)を行った後、run -allでシミュレーションを開始しています。

Verilog版との違い

Verilog版との違いは、「ステップ2」です。Verilogではvlogを使ってデザインのコンパイルを行いますが、VHDL版ではvcomを使います。vlogでは、モジュールを格納したファイルのサーチパスを-yオプションで指定することでファイルの自動検索が行えますが、vcomではデザインのファイルをすべて明示的に指定する必要があります。

簡単なモジュールをつかったプロジェクト・サンプルはこちら

スポンサーリンク
広告大
広告大
  • このエントリーをはてなブックマークに追加
スポンサーリンク
広告大